

SiC MOSFET 模块串扰问题及应用对策研究

刘敏安^{1,2}, 罗海辉^{1,2}, 卢圣文^{1,2}, 王旭^{1,2}, 李诚^{1,2}

(1. 株洲中车时代半导体有限公司, 湖南 株洲 412001;

2. 功率半导体与集成技术全国重点实验室, 湖南 株洲 412001)

摘要: 针对SiC MOSFET模块应用过程中出现的串扰问题, 文章首先对3种测量差分探头的参数和测量波形进行对比, 有效减小测量误差; 然后详细分析串扰引起模块栅源极出现电压正向抬升和负向峰值过大的原因, 并提出3种有效应用对策: 减小栅极阻抗、采用有源米勒箝位和三级关断串扰抑制电路。其中, 减小栅极阻抗可减小感应压降, 抑制栅源极过压; 有源米勒箝位技术使栅源极电压串扰波形幅值限制在箝位电压范围; 利用三级关断串扰抑制电路技术, 显著抑制了栅源极电压的正向抬升和负向峰值, 最后通过试验仿真验证了3种方法的有效性。

关键词: 串扰问题; 栅源极电压; 栅极阻抗; 有源米勒箝位; 三级关断电平驱动技术

中图分类号: TN386.1

文献标识码: A

Research on crosstalk problem of SiC MOSFET module and countermeasures in application

LIU Min'an^{1,2}, LUO Haihui^{1,2}, LU Shengwen^{1,2}, WANG Xu^{1,2}, LI Cheng^{1,2}

(1. Zhuzhou CRRC Times Semiconductor Co., Ltd., Zhuzhou, Hunan 412001, China; 2. State Key Laboratory of Power Semiconductor and Integration Technology, Zhuzhou, Hunan 412001, China)

Abstract: In view of the crosstalk problem in the application of SiC MOSFET module, this paper first conducted a comparison of the parameters and measured waveform of three types of measuring differential probes to effectively reduce measurement error. Then, the reasons why crosstalk causes excessive forward voltage and excessive negative voltage at the gate and source were analyzed in detail, and three effective countermeasures in application were provided, including reducing gate impedance, using active Miller clamping and three-level turn-off crosstalk suppression circuit. Reducing the gate impedance could suppress the amplitude of gate voltage and reduce induced voltage drop. By using active Miller clamping technology, the amplitude of the gate source voltage crosstalk waveform was limited to the clamping voltage range. By utilizing three-level turn-off crosstalk suppression circuit technology, the forward uplift and negative peak of gate source voltage was suppressed significantly. The effectiveness of the three methods was proved by experiment and simulation.

Keywords: crosstalk problem; voltage at the gate and source; gate impedance; active Miller clamping; three-stage off level driving technology

0 引言

Si (Silicon) 基 IGBT (Insulated Gate Bipolar Tran-

sistor) 是由双极型三极管 (Bipolar Junction Transistor, BJT) 和绝缘栅型场效应管 (Metal Oxide Semiconductor, MOS) 组成的复合全控型器件, 综合了两种器件的优点, 并采用电压控制器件开关, 驱动功率小且饱

基金项目: 国家重点研发计划项目 (2022YFB3604103)

通信作者: 刘敏安 (1983—), 男, 硕士, 高级工程师, 研究方向为功率半导体器件测试技术、应用技术; E-mail: 125819274@qq.com

引用格式: 刘敏安, 罗海辉, 卢圣文, 等. SiC MOSFET 模块串扰问题及应用对策研究[J]. 机车电传动, 2023(2): 36-42.

Citation: LIU Min'an, LUO Haihui, LU Shengwen, et al. Research on crosstalk problem of SiC MOSFET module and countermeasures in application [J]. Electric Drive for Locomotives, 2023(2): 36-42.

和压降低, 适用于轨道交通、电网、汽车和新能源等变流领域。相比较于Si材料, SiC (Silicon Carbide) 具有更大的禁带宽度、更高的临界击穿场强和电子饱和漂移速度等诸多优点, 应用在单极型模块 SiC MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) 中可使其开关损耗更低, 在高温、大功率和高频率的严苛条件下也能正常工作^[1]。

SiC MOSFET 模块目前广泛运用于新能源汽车逆变器、车载充电、光伏、风电、智能电网等领域^[2-9], 展示了新技术的优良特性。但 SiC MOSFET 模块的高频化和高开关速度, 引发了新的应用问题, 即串扰问题, 对 SiC MOSFET 模块应用造成影响, 严重时会导致 SiC MOSFET 模块无法正常工作。

串扰问题是指在半桥电路中, SiC MOSFET 模块开关动作引起另一个 SiC MOSFET 模块开关的栅源极电压波动的问题, 分为正向串扰和负向串扰。以 1 200 V/600 A SiC MOSFET 为例, 栅极开通控制电压为 +15 V, 栅极关断电压为 -5 V。当半桥电路发生正向串扰时, 上桥臂 SiC MOSFET (以下简称“上管”) 的栅极电压由 -5 V 升高至 +15 V, 上管开通过程会引起下桥臂 SiC MOSFET (以下简称“下管”) 的栅极电压从 -5 V 向 0 V 方向升高, 即正向抬升, 若正向抬升超过下管栅极阈值将导致误开通, 造成上下管短路。当发生负向串扰时, 上管栅极由 +15 V 降低为 -5 V, 上管关断过程则引起下管栅极电压从 -5 V 向更低负压方向变化, 即负向增大, 若负向增大超过下管栅极负压耐受极限将会导致栅极击穿, 从而造成器件失效。

目前国内外学者对串扰问题的研究非常广泛且深入。文献[10]分析了 SiC MOSFET 在无线充电系统中的串扰, 发现在该系统中仅存在负向串扰, 无正向串扰。文献[11]研究了 SiC MOSFET 栅源回路参数对串扰问题的影响, 发现串扰扰动随桥臂自身驱动电阻和杂散电感的增大而增大, 随着栅极电容的增大而减少, 分析得出影响串扰的因素主要是栅源回路参数。文献[12]针对抑制串扰策略, 开展了基于驱动 IC 芯片的栅极有源嵌位技术研究, 取得较好效果。文献[13]提出在栅极谐振辅助电路增加三级驱动技术, 既能抑制正向串扰和负向串扰, 又能降低开关损耗。

综上所述, 现有学者对 SiC MOSFET 模块的串扰问题已做了大量研究。串扰的发生与应用电路、驱动技术和 SiC MOSFET 型号等都有关联, 对应不同的应用场景和 SiC MOSFET 型号, 会出现不同程度的串扰。本文选取 1 200 V/600 A SiC MOSFET 为研究对象, 针对串扰问题提出 3 种应对策略: 串扰影响程度较轻时, 通过减少栅极阻抗的方式抑制串扰, 该方法简单且成本低; 当串扰影响程度较严重时, 如减少栅极阻抗未能有效抑制串扰问题, 可采用有源米勒箝位 (AMC) 技术, 限制栅源极电压串扰波形幅值; 在串扰特别严

重工况下, 上述两种方法有可能失效, 则可增加栅源电压模拟检测电路, 结合三级关断驱动技术应对串扰问题。

1 原理分析

1.1 测量探头对比分析

串扰现象客观存在, 而测量误差会对串扰问题研究造成严重的干扰影响。为保证测量电路参数波形的准确性, 本文对测量使用的差分探头进行分析, 通过对比实测数据, 有效减小测量误差。

半桥电路中 SiC MOSFET 模块的漏源极电压 V_{ds} 和栅源极电压 V_{gs} 均采用高压差分探头^[14]测量, 被测信号经过差分信号端电感、衰减器、缓冲器、差分放大器和无损传输线等环节, 连接到示波器, 如图 1 所示。SiC MOSFET 模块在高频高压下工作时, 测试电压探头需考虑带宽、共模抑制比等参数。探头带宽是指探头测量输出波形幅值下降到被测波形正弦波幅值 70.7% ($-3 \text{ dB}=20 \lg 0.707$) 的频率, 即当被测正弦波的频率等于示波器带宽时, 幅值测量误差大约为 30%。对于漏源极电压 V_{ds} 和栅源极电压 V_{gs} , 30% 测量误差过大无法准确分析串扰问题。因此, 探头带宽需远大于被测波形的频率, 带宽越大, 则能测到更宽的高频谐波, 越接近真实波形。同时差分探头线选择较短的双绞线、使线路等效电感 L_{1+} 和 L_{1-} 尽量小。




图1 有源高压差分探头电路简图

Fig. 1 Circuit diagram of active high-voltage differential probe

共模抑制比 K_{cmr} 是指差分探头在测量中抑制两个测试点共模信号的能力。共模信号即对地干扰信号, 因此探头的差分放大电路抑制共模信号的能力越强, 测量波形越接近真实值, 其公式为 $K_{\text{cmr}} = |A_d/A_c|$, 其中 A_d 为差分信号的电压增益, A_c 为共模信号的电压增益。 A_d 值越大说明差分信号增益越大, 共模信号相对越小, 测量值越接近真实波形。

数字示波器组成如图 2 所示, 进入示波器^[15]的信号, 经过信号调理电路、采集控制电路和信号处理等环节, 最后显示为波形。测试高频高压下的信号, 需考虑示波器的带宽、采样率、存储深度等参数影响。与差分探头一样, 示波器带宽不够, 也无法捕获准确的电压波形。示波器将采集到的波形存储到内存区进

行计算和处理，内存区容量即存储深度为固定值。示波器每帧波形的时间长度是人为调节设定的，当时间长度设定后，采样率为存储深度与时间长度的比值。测量 SiC MOSFET 模块瞬态高频高压信号时，采样率尽可能高才能确保测试准确，因此，每帧波形的时间长度不能设定太大，存储深度过小都会导致采样率降低，引起较大测量误差。




图2 数字示波器组成简图
Fig. 2 Composition diagram of digital oscilloscope


常用的3种探头有：高压差分探头 P5200A，高压差分探头 BUMBLEBEE-PS02 和光隔探头，对3种探头的参数进行对比分析，如表1所示。由表1可知，光隔探头 TIVP1 的带宽和共模抑制比参数性能远大于高压差分探头 P5200A 和 BUMBLEBEE-PS02。

表1 3种探头参数

Table 1 Parameters of three types of probes

探头型号	带宽/MHz	共模抑制比	电缆长度/m
高压差分探头 P5200A (Tek-50 MHz)	50	直流: > 80 dB 100 kHz: > 60 dB 3.2 MHz: > 30 dB 50 MHz: > 26 dB	1.8
高压差分探头 BUMBLEBEE-PS02 (PMK-400 MHz)	400	直流: > 80 dB 100 kHz: > 70 dB 1 MHz: > 62 dB 3.2 MHz: > 50 dB	2.0
光隔探头 TIVP1 (Tek-1 GHz)	1 000	直流: 160 dB 200 MHz: 100 dB 100 MHz: 100 dB	2.0

为了对比3种探头的测试效果，搭配 Tek MSO58 示波器测试 SiC MOSFET 模块串扰波形。Tek MSO58 示波器的带宽为 2 GHz，存储深度为 125 M，采样率为 6.25 GS/s，每帧波形的时间长度为 20 ms。3种探头测量 SiC MOSFET 模块的栅源极电压 V_{gs} 波形对比如图 3



(b) 关断串扰 V_{gs} 波形
图3 3种探头测试波形对比

Fig. 3 Test waveforms comparison of three types of probes

所示。图3(a)为串扰开通过程，模块内测试管的漏源极电压 V_{ds} 从 800 V 下降至 0 V，测试管漏源极电流 I_{ds} 从 0 A 逐渐上升到最大值；图3(b)为串扰关断过程。由图3可知，采用光隔探头 TIVP1 测量的栅源极电压 V_{gs} 波形抗干扰性强，采样精度高，远优于其他两种探头。因此精准测量 SiC MOSFET 模块串扰波形推荐光隔探头 TIVP1。

1.2 串扰产生机制

典型逆变电路如图4所示，它有3组半桥电路，每个半桥电路由上桥臂和下桥臂组成。上、下桥臂的 SiC MOSFET 模块不能同时开通，必须为互补的高速开关切换状态，每秒钟将完成上万次或更高次开关动作，这会造成模块的漏极和源极之间产生较大 dV_{ds}/dt ，将导致模块栅极和源极间的电压具有较大的尖峰。





图4 典型逆变电路
Fig. 4 Typical inverter circuit

SiC MOSFET 模块的开通过程如图5所示，对其栅源极电压的正向抬升进行分析。当上桥臂模块开通时，推挽开关 Q1L 断开，推挽开关 Q2L 闭合，下桥臂模块的二极管进行反向恢复动作，漏源间电压 V_{ds} 逐步开始增加， dV_{ds}/dt 大于 0。反向传输电容（也称米勒电容） C_{gd} 上的位移电流 I_g 从漏极经栅极注入到门极电路。 L_g 为栅极引线杂感，位移电流 I_g 流过 L_g 后，由楞次定律



(a) 开通串扰 V_{gs} 波形

可知, 产生左负右正的感应电动势 V_{Lg} , 此时栅源间电压为

$$V_{gs} = -V_2 + (V_{Lg} + V_{R2}) \quad (1)$$

式中: V_{R2} 为电阻 R2 上的电压; $-V_2$ 是驱动负电源。

因此, 当上桥臂模块开通时, 会导致下桥臂模块栅源极电压 V_{gs} 在 $-V_2$ 的基础上正向抬升 $V_{Lg} + V_{R2}$ 。




图5 上桥臂 SiC MOSFET 模块开通过程

Fig. 5 Opening process of upper bridge arm SiC MOSFET module

SiC MOSFET 模块的关断过程如图 6 所示, 同样对其栅源极电压的负向增大现象进行分析。当上桥臂模块关断时, Q1L 断开, Q2L 闭合, 下桥臂模块的二极管进行正向续流动作, 漏源间电压 V_{ds} 开始下降, dV_{ds}/dt 小于 0。反向传输电容 C_{gd} 上的位移电流则从栅极到漏极。位移电流 I_g 流过 L_g 后, 由楞次定律可知, 产生左正右负的感应电动势 V_{Lg} , 此时栅源间电压 $V_{gs} = -V_2 - (V_{Lg} + V_{R2})$ 。因此, 当上桥臂模块关断时, 下桥臂模块的栅源极电压会在 $-V_2$ 的基础上负向叠加增大 $V_{Lg} + V_{R2}$ 。




图6 上桥臂 SiC MOSFET 模块关断过程

Fig. 6 Shutdown process of upper bridge arm SiC MOSFET module

传统驱动电路的上桥臂 V_{ds} 和 V_{gs} 波形如图 7 所示。




图7 传统驱动电路的上桥臂 V_{ds} 和 V_{gs} 波形示意


Fig. 7 Waveform diagram of upper bridge arm V_{ds} and V_{gs} of traditional drive circuit

由于 SiC MOSFET 模块栅源极之间的正向阈值电压较低, 正向电压抬升易造成功率模块误导通, 从而使得上下桥臂直通, 而直通电流将造成模块短路损坏。另外, 过大的电压负向峰值使 SiC MOSFET 功率模块的门极栅氧层承受较大的电压应力, 加速其退化, 甚至损坏。


2 应对策略

2.1 减小栅极阻抗

从串扰产生机制可知, 栅极引线阻抗和位移电流是造成栅源极电压正向抬升和负向增大的直接因素, 减小栅极引线阻抗和位移电流, 则能抑制串扰引起的栅源极电压变化幅值。栅极引线阻抗包含驱动输出电路阻抗和 SiC MOSFET 模块内部栅极引线端子阻抗。由于减小 SiC MOSFET 模块内的栅极阻抗可能会引起模块开关速度变化, 对模块器件的开关动态损耗和过电压值有一定影响, 通过调整栅极电容, 可有效折中电参数。因此重点在驱动电路的设计中考虑减小输出电路阻抗。本文对比分析了两种 MOSFET 内阻的驱动集成电路 (Integrated Circuit, IC) 串扰测试数据, 如图 8 所示。第一种 MOSFET 内阻为 500 mΩ, 对应的驱



(a) 开通串扰 V_{gs} 波形



(b) 关断串扰 V_{gs} 波形

图8 两种不同 MOSFET 内阻的驱动集成电路串扰测试数据

Fig. 8 Crosstalk test data of driving IC with two different MOSFET internal resistances

动集成电路型号是NXP GD3100, 图中 V_{gs3100} 表示其栅源极电压; 第二种 MOSFET 内阻为 $15\text{ m}\Omega$, 对应的驱动集成电路型号是 ROHM BM6104FV, 图中 V_{gs6104} 表示其栅源极电压。由图 8 可知, 驱动集成电路 ROHM BM6104FV 对应的内阻更小, 相较于驱动电路 NXP GD3100 受到的串扰影响也降低。

2.2 采用有源米勒箝位 AMC(active miller clamp)

在逆变半桥电路中, 由于米勒电容 C_{gd} 的存在, 串扰会引起栅源极电压 V_{gs} 波动, 而有源米勒箝位 AMC 技术^[16-17]可抑制栅源极电压 V_{gs} 波动, 有效防止 SiC MOSFET 模块桥臂直通。图 9 为 BM6104FV-C 米勒箝位功能示意图, 引脚 VCC2 为正电源, 引脚 OUT1H 为驱动电源, 引脚 PROOUT 为 V_{gs} 检测脚, 引脚 VREG 为米勒箝位电源, 引脚 VEE2 为负电源, 引脚 OUT2 控制外部 MOS 开关。在 SiC MOSFET 模块关断期间, 此时驱动电源 OUT1H 为低电平, 通过 PRO-OUT 端实时监测栅源极电压 V_{gs} , 如 V_{gs} 小于保护阈值 2 V , 则 OUT2 端输出高电平, 外部 MOS 开关将导通, 栅极电位箝位至 VEE2, 栅源极形成低阻抗回路, 米勒电流通过 VEE2 被完全吸收, 不会流经栅极电阻形成米勒电流泄放回路。在 SiC MOSFET 模块导通期间, 此时驱动电源 OUT1H 为高电平, 监测到 V_{gs} 大于保护阈值时, 则外部 MOS 开关将断开, 避免电源短路。引脚 VREG 和 VEE2 之间连接电容, 能有效抑制栅源极电压波动。




图 9 BM6104FV-C 米勒箝位功能图^[18]

Fig. 9 Diagram of BM6104FV-C Miller clamping function

有源米勒 AMC 箝位波形如图 10 所示, 下管开通期间串扰引起的上管栅源极电压峰值 $V_{gs_peak} = -2.2\text{ V}$, 远远小于 0 V ; 下管关断期间串扰引起的上管栅源极电压峰值 $V_{gs_peak} = -5.2\text{ V}$, 此时未出现大的负向峰值电压。

因此在开通和关断情况下都起到了较好箝位效果。




图 10 AMC 箝位波形

Fig. 10 AMC clamping waveform

2.3 采用三级关断串扰抑制电路

模块门极关断期间栅源极电压 V_{gs} 为 -4 V , 串扰发生时会引起 V_{gs} 抬升, 若采用三级关断串扰抑制电路检测栅源极电压, 当 V_{gs} 超过设定阈值, 抑制电路可将 V_{gs} 直接拉低到 -4 V , 抑制其正向抬升; 当串扰引起过大的电压负向峰值时, 三级关断串扰抑制电路可将 V_{gs} 拉升到 0 V , 抑制栅源极出现较大的电压负向峰值, 从而保护栅极。

图 11 为抑制串扰驱动电路的上下桥臂 V_{ds} 和 V_{gs} 工作波形。 V_{gs} (上桥臂) 包含 3 种电平, $+15\text{ V}$, 0 V 和 -4 V 。当 V_{gs} (上桥臂) 为 $+15\text{ V}$ 时, SiC MOSFET 模块为开通状态; 当 V_{gs} (上桥臂) 为 0 V 和 -4 V 时, SiC MOSFET 模块为关断状态。为验证上述方法的有效性, 搭建了三级关断串扰抑制电路的 PSPICE 半桥斩波电路模型, 如图 12 所示。




图 11 抑制串扰的驱动电路上下桥臂波形

Fig. 11 Waveform of upper and lower bridge arms of drive circuit for crosstalk suppression




图 12 三级关断串扰抑制电路仿真模型


Fig. 12 Simulation model of triple turn-off crosstalk suppression circuit

图 13 为下桥臂 SiC MOSFET V_{gs} 和 V_{ds} 的仿真波形。图 13(a) 为未增加串扰抑制电路时的相关波形，此时 SiC MOSFET 栅源极电压 V_{gs} 在关断期间抬升约为 +2 V，可能会误触发 SiC MOSFET 开通造成短路，而最大电压负向峰值约为 -12 V，易损伤 SiC MOSFET 栅源极造成器件失效。图 13(b) 为模块驱动电路增加了串扰抑制措施时的相关波形，此时 SiC MOSFET 栅源极电压 V_{gs} 在关断期间抬升电压最大约为 -4 V，基本没有抬升，

电压最大负向峰值约为 -8 V。可见，增加串扰抑制电路后，栅源极电压的负向电压和正向抬升都明显改善。

3 结语

针对 SiC MOSFET 模块应用中出现的串扰问题，本文对测量使用的差分探头进行了详细对比，由结果可知采用高带宽和高采样率的示波器和差分探头可测量得到准确的信号波形。同时分析了串扰问题的产生机制，正 dV_{ds}/dt 在反向传输电容上产生流向驱动侧的位移电流，在栅极阻抗引起正向感应电压，叠加在栅源极上会引起栅源极电压抬升；而负 dV_{ds}/dt 在反向传输电容上产生流向模块侧的位移电流，在栅极阻抗引起负向感应电压，造成栅源极出现过大的电压负向峰值。为解决串扰问题，本文提出了 3 种有效应用对策：①减小栅极引线阻抗，从而减小阻抗上的感应压降，抑制栅源极过压；②采用有源米勒箝位技术，泄放位移电流，有效保护 SiC MOSFET 模块；③通过三级关断串扰抑制技术改善栅极驱动波形，有效抑制过大的



(a) 未增加串扰抑制电路 (b) 增加三级关断串扰抑制电路

图 13 下桥臂 SiC MOSFET V_{gs} 和 V_{ds} 仿真波形

Fig. 13 Simulated waveforms of lower bridge arm SiC MOSFET V_{gs} and V_{ds}

电压正向抬升和负向电压。

参考文献:

- [1] 刘可安, 李诚瞻, 李彦涌, 等. SiC 器件技术特点及其在轨道交通中的应用[J]. 大功率变流技术, 2016(5): 13-17.
LIU Kean, LI Chengzhan, LI Yanyong, et al. Characteristics of SiC device and its application in railway traction[J]. High Power Converter Technology, 2016(5): 13-17.
- [2] 王学梅. 宽禁带碳化硅功率器件在电动汽车中的研究与应用[J]. 中国电机工程学报, 2014, 34(3): 371-379.
WANG Xuemei. Researches and applications of wide bandgap SiC power devices in electric vehicles[J]. Proceedings of the CSEE, 2014, 34(3): 371-379.
- [3] 盛况, 郭清, 于坤山, 等. 中低压碳化硅材料、器件及其在电动汽车充电设备中的应用示范[J]. 浙江大学学报(理学版), 2016, 43(6): 631-634.
SHENG Kuang, GUO Qing, YU Kunshan, et al. Medium and low voltage SiC materials, power devices and demonstration in electric vehicle charging equipment[J]. Journal of Zhejiang University (Science Edition), 2016, 43(6): 631-634.
- [4] 蓝桂星. 基于 SiC MOSFET 的高频 LLC 充电器研究[D]. 杭州: 浙江大学, 2017.
LAN Guixing. Research on high frequency LLC charger with SiC MOSFET[D]. Hangzhou: Zhejiang University, 2017.
- [5] 谢敬仁, 洪小聪, 黄树焜, 等. SiC 功率器件在并网光伏逆变器中的应用研究[J]. 大功率变流技术, 2016(5): 31-35.
XIE Jingren, HONG Xiacong, HUANG Shukun, et al. Application of SiC device in grid-connected photovoltaic inverter[J]. High Power Converter Technology, 2016(5): 31-35.
- [6] 曾正, 邵伟华, 胡博容, 等. SiC 器件在光伏逆变器中的应用与挑战[J]. 中国电机工程学报, 2017, 37(1): 221-232.
ZENG Zheng, SHAO Weihua, HU Borong, et al. Chances and challenges of photovoltaic inverters with silicon carbide devices[J]. Proceedings of the CSEE, 2017, 37(1): 221-232.
- [7] 黄晓波, 陈敏, 朱楠, 等. 基于碳化硅器件的双馈风电变流器效率分析[J]. 电力电子技术, 2014, 48(11): 45-47.
HUANG Xiaobo, CHEN Min, ZHU Nan, et al. Analysis of efficiency of SiC power electronics for doubly-fed wind power converter[J]. Power Electronics, 2014, 48(11): 45-47.
- [8] 林翔, 李金元, 谢立军, 等. 1 200 V 碳化硅 MOSFET 在智能电网电力电子设备中的应用特性研究[J]. 智能电网, 2016, 4(7): 639-643.
LIN Xiang, LI Jingyuan, XIE Lijun, et al. Research on application characteristics of 1200V SiC MOSFET in power electronic equipments for smart grid[J]. Smart Grid, 2016, 4(7): 639-643.
- [9] 杨东博. 碳化硅 MOSFET 器件动态参数测量及其影响因素的研究[D]. 保定: 华北电力大学, 2015.
YANG Dongbo. Research on measurement and influencing factors of SiC MOSFET's dynamic characteristics[D]. Baoding: North China Electric Power University, 2015.
- [10] 薄强, 王丽芳, 张玉旺, 等. 基于 SiC MOSFET 的无线充电系统桥臂串扰特性[J]. 电力电子技术, 2021, 55(12): 87-90.
BO Qiang, WANG Lifang, ZHANG Yuwang, et al. Crosstalk characteristics of SiC MOSFET-based wireless charging systems[J]. Power Electronics, 2021, 55(12): 87-90.
- [11] 张宇, 李先允, 王书征, 等. SiC MOSFET 栅源回路参数的串联扰动研究[J]. 电气传动, 2021, 51(16): 33-38.
ZHANG Yu, LI Xianyun, WANG Shuzheng, et al. Research on series disturbance of SiC MOSFET gate-source loop parameters[J]. Electric Drive, 2021, 51(16): 33-38.
- [12] 王建渊, 林文博, 孙伟. 用于全桥变换器的 SiC MOSFET 驱动电路设计[J]. 电力电子技术, 2020, 54(2): 120-124.
WANG Jianyuan, LIN Wenbo, SUN Wei. SiC MOSFET drive circuit design for full bridge converter[J]. Power Electronics, 2020, 54(2): 120-124.
- [13] 黄勇胜, 张建忠, 王宁. 一种 SiC MOSFET 串扰抑制的谐振辅助驱动电路[J]. 电工技术学报, 2022, 37(12): 3004-3015.
HUANG Yongsheng, ZHANG Jianzhong, WANG Ning. A resonant auxiliary drive circuit for SiC MOSFET to suppress crosstalk[J]. Transactions of China Electrotechnical Society, 2022, 37(12): 3004-3015.
- [14] 何杰, 刘钰山, 毕大强, 等. 电压探头对宽禁带器件高频暂态电压精确测量的影响[J]. 电工技术学报, 2021, 36(2): 362-372.
HE Jie, LIU Yushan, BI Daqiang, et al. Impacts of voltage probes for accurate measurement of high-frequency transient voltage of wide-bandgap devices[J]. Transactions of China Electrotechnical Society, 2021, 36(2): 362-372.
- [15] 张焯. 数字存储示波器采集控制系统的设计[D]. 成都: 电子科技大学, 2010.
ZHANG Zhuo. Design of a digital storage oscilloscope acquisition and control system[D]. Chengdu: University of Electronic Science and Technology of China, 2010.
- [16] CHEN Zheng, DANILOVIC M, BOROYEVICH D, et al. Modularized design consideration of a general-purpose, high-speed phase-leg PEBB based on SiC MOSFETs[C]// IEEE. Proceedings of the 2011 14th European Conference on Power Electronics and Applications. Birmingham: IEEE, 2011: 1-10.
- [17] 陈幸琼. 新型集成隔离光耦模块原理及驱动设计[J]. 变频器世界, 2013(8): 63-66.
CHEN Xingqiong. Drive design and principle of a new integrated optocouple module[J]. The World of Inverters, 2013 (8): 63-66.
- [18] ROHM. BM6104FV-C datasheet[DB/OL]. (2014-01-23) [2022-12-25]. <https://pdf1.alldatasheet.com/datasheet-pdf/view/575321/ROHM/BM6104FV-C.html>.

收稿日期: 2022-10-16

修回日期: 2023-02-16